聯系我們

  • E-mail:tr@zxopen.com
  • 點擊交談! 點擊交談! 點擊交談!

培訓科目

FPGA師資培訓班

FPGA培訓就業班

FPGA設計初級研修班
◆課程簡介 FPGA培訓初級研修班是針對于FPGA設計技術初學者的課程。課程不僅是對FPGA結構資源和設計流程的描述,更重要的是對FPGA結構資源、設計流程和設計工具的歸納、總結與升華,讓學習者能夠透過表面現象看到FPGA設計技術的實質,通過FPGA培訓初級研修班學習者會更快速進入FPGA設計領域,進而為掌握FPGA高級設計技術打下基礎。
◆培訓時間 2020年10月 2020年11月 2020年12月
◆培訓時長 四天
◆課程對象 本FPGA培訓課程適合于使用FPGA器件進行科研和產品開發的具有初級水平的工程技術人員和教師,也適合于有志于從事FPGA設計工作,期望涉足FPGA領域的相關人員。參加學習的學員只需要具有數字電路的基礎知識即可完成本課程的學習。
◆課程費用 公司員工(3000元),學生自費(2800元) (需本人有效學生證件)
◆獲得技能 1、掌握FPGA結構和實現可編程開發原理
2、掌握FPGA設計流程,掌握modelsim、Quartus/ISE的使用
3、掌握Verilog HDL語法結構,可綜合與不可綜合編程
4、掌握組合邏輯和時序邏輯電路的設計方法
5、掌握verilog代碼編寫規范
6、掌握Verilog HDL設計的精華有限狀態機FSM設計方法,掌握RTL設計方法
7、掌握基本IP核(pll/dcm、ram、rom、fifo)的調用
8、掌握FPGA在線邏輯分析儀SignalTap/ChipScope使用方法
9、了解FPGA基本開發技巧
◆課程大綱 第一階段
FPGA的工藝結構及其特點;
FPGA設計方法及思想,及在工程開發中FPGA芯片的選型策略及原則;
FPGA設計流程教學,圍繞開發工具modelsim、Quartus/ISE進行;
第二階段
Verilog HDL基本結構、數據類型、賦值語句及塊語句等;
Verilog HDL實現組合邏輯電路;
Verilog HDL實現時序邏輯電路;
Verilog HDL設計技巧;
Testbench文件編寫;
第三階段
Top-Down設計思想訓練;
有限狀態機FSM的概念、分類;
狀態機編碼方式(二進制碼、格雷碼、獨熱碼);
狀態機的描述風格(一段式、二段式、三段式);
狀態機驗證;
第四階段
IP核及其調用(Rom、Ram、Fifo、Pll);
在線邏輯分析儀SignalTap/ChipScope使用;
FPGA設計技巧介紹;
Verilog代碼規范;
◆基本實驗 基本開發流程實驗(LED控制實驗)
語法練習實驗(數碼管實驗)
Testbench實驗(I2C modelsim仿真實驗)
狀態機應用實驗(自動售貨機實驗)
基本設計技巧實驗(串并轉換實驗)
IP核使用實驗(蜂鳴器實驗)

◆視頻教程
  • verilog HDL有什么用處

  • FPGA設計中如何避免冒險競爭

  • verilog模塊的編寫和驗證

  • modelsim和quartus的使用

  • verilog模塊的基本構成要素

  • verilog模塊中的信號

  • >>單擊進入至芯科技騰訊課堂
  • ◆培訓證書
  • 培訓合格學員可獲工業和信息化部《國家信息技術應用技能FPGA開發工程師認證證書》(認證費500元)

  • >>單擊查看證書樣本

  • 學員服務

    如何報名
    我要報名
    付款方式
    優惠制度
    學員服務
    freefromvideos性欧美_草莓视频app污_亚洲欧美综合在线中_日本在线看片免费视频_亚洲欧洲自拍拍偷 <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <文本链> <文本链> <文本链> <文本链> <文本链> <文本链>