聯系我們

  • E-mail:tr@zxopen.com
  • 點擊交談! 點擊交談! 點擊交談!

FPGA研發設計服務

FPGA設計疑難咨詢

至芯FPGA研發設計團隊

FPGA設計項目經典成功案例

IP Core目錄

IP核名稱 主流器件兼容情況 特點 備注
URAT總線 與16550芯片完全兼容
  • 1.內部總線采用WISHBONE總線;
  • 2.內部FIFO深度可調,如有特殊需要亦可根據用戶需求進行深度擴展;
  • 該IP核已完成上板驗證并投入工程使用
    CAN BUS 與Philips 公司SJA1000芯片基本兼容
  • 1.內部總線采用WISHBONE總線;
  • 2.速率可達1 Mbit/Sec
  • 該IP核已完成上板驗證并投入工程使用。
    PCI 總線(SLAVE 模式) PCI端符合PCI LOCAL BUS 2.0協議規范,LOCAL端暫未實現本地空間,可根據用戶需求實現本地空間的擴展及本地寄存器空間的定制
  • 1.PCI端速率滿足協議要求33.3M;
  • 2.支持單周期、配置及突發讀寫操作;
  • 3.本地端接口靈活,可根據用戶需求進行LOCAL BUS設計。
  • 該IP核已完成上板驗證并投入工程使用。
    1553B總線 基本兼容61580芯片
  • 1.支持BC、RT及總線監控模式;
  • 2.總線數據傳輸率1MBPS;
  • 3.支持廣播通訊方式;
  • 該IP核已完成上板驗證并投入工程使用。
    10_100_1000M三模式以太網 符合IEEE 802.3協議規定
  • 1.支持10 100 1000Mbps模式;
  • 2.用戶端FIFO接口;
  • 3.支持暫停幀產生和終止;
  • 4.支持發送幀MAC地址插入(可選);
  • 5.支持接收幀目的MAC地址過濾(可選);
  • 6.支持Jumbo frame 9.6k;
  • 該IP核已完成上板驗證并投入工程使用。

    FPGA設計項目負責人聯系方式

  • 熱誠歡迎各企事業單位,科研院所來電來函咨詢FPGA設計開發過程中所遇的問題,北京至芯FPGA研發中心將高效,高質的幫您拿出相關解決方案!
  • 學員服務

    如何報名
    我要報名
    付款方式
    優惠制度
    學員服務
    freefromvideos性欧美_草莓视频app污_亚洲欧美综合在线中_日本在线看片免费视频_亚洲欧洲自拍拍偷 <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <文本链> <文本链> <文本链> <文本链> <文本链> <文本链>